• verilog计数器 > 第21 卷第 3 期 用Verilog HDL 语言实现 并串 , 串并接口的转换

  • 第21 卷第 3 期 用Verilog HDL 语言实现 并串 , 串并接口的转换

    免费下载 下载该文档 文档格式：PDF   更新时间：2007-04-03   下载次数：0   点击次数：1

    一个模 16 计数器 , 时钟每经过 16 个周期记数一 次 ,事实上它就是接受...allel by the language perform s of Verilog HDL.quality of digits and ...

    抱歉，此文档暂时无法提供完整预览，请免费下载后浏览。
  • 下载地址 (推荐使用迅雷下载地址，速度快，支持断点续传)
  • 免费下载 PDF格式下载
  • 您可能感兴趣的
  • 十进制计数器verilog  verilog  状态机verilog  verilog教程  veriloghdl  veriloghdl软件下载  verilog视频教程  verilogassign  verilog语言