CIC 中国集成电路
China lntegrated Circult
设计
一种 S C芯片在 o Ma maT ls下的物理实现 g au
胡杨川 工程师 ( 成都三零嘉微电子有限公司)
摘要: 本文介绍了一种 SC o 芯片架构, 及其在 01μmCO 工艺上以 Tls .8 MS au 为主导 EA D 工具的物理实 现.该芯片包含 4 个时钟域, 种低功耗工作模式, 个相互隔离的 18V 1 4 2 . 内部电源域, 约有 6 万个标 5 准单元,4 9 个宏模块,5 个 pd 20 a,合计约 90 0 万个逻辑等效门,60 30 万个晶体管,芯片面积 1. m 05m× 1. m 05m. 关键字: 约束设计; 布局规划; 时钟树设计
1 芯片结构及物理实现流程介绍
该芯片主要由 3 位处理器,静态随机存储器, 2 以 太 网 M C接 口 ,P 接 口 , S 1 A SI U B. 备接 口, 1设 片外存储 U A T同异步通信接口,C 智能卡接口, SR SI 低功 器控制器等模块组成. 该芯片具备高处理能力, 耗等特点.其结构框图如图 1 所示. 我们采用以 M g a am 工具为主, et , aec, M n rC dne o Snpy 工具为辅的工具套件来完成 R L G SI yoss T2 D I 如图 2 的整个后端流程, 所示. 逻辑实现阶段:用 M g a l t t来进行逻辑 am Ba Rl s 综合, 综合完成后利用 M n r F et D T进行扫描链的插 o 入. 某算法模块在进行物理综合时,无论采取何种 措施 (包括优化宏模块位置, 添加 b cae加大库 l kg, o 单元的 otn 尺寸等) s e 部分的 C netn ui le ,t l dc l ogso i 如图 3 都很严重, 所示. 而采用 M g a l t t am Ba Rl s 进行 逻辑综合, 再采用 M g a a s o e 来进行物理综 am Tl V r x u t 合时,tcl部分的 cnetn s e d l ogso 可以消除. i
图 1SC o 芯片的结构框图
http: //www.cicmag.com
2010 4 (总第 11 3 期) 5 3
设计
中国集成电路
China lntegrated Circult
CIC
理控制模块的时序约束.
21功耗管理控制 (PwrMngmn . oe aaeet Cnrle,PC 模块简介 otolr M)
整个设计中首先考虑的是 P C模块的约束. M P C模块是系统用来控制系统功耗的的控制器, M 可 使 o 以通过寄存器配置, SC芯片在不同工作模式之 间进行切换: l , o a Il和 S e. S wNr ld o m , e l p 这些工作模 e 式可以让用户根据芯片不同的应用,通过动态地管 理芯片内部各子模块的时钟源供给和系统的工作频 P C还包含了各 率来控制芯片的整体功耗.另外, M
图 2SC o 后端实现流程
个子模块的初粒度的时钟门控电路,通过寄存器配 置可以集中控制, 关闭不必要打开的模块, 从而达到 降低功耗的目的.模块具有以下性能指标: ● 内置锁相环, 可动态变频; ● 支持 S w N r a Il S e l , o l d ,l p等 4种工作模 o m , e e 式; 芯片各模 ● 支持模块工作时钟集中控制策略, 块的时钟可以通过 P C来关闭和打开; M ● 低功耗 s e 模式下支持 D A / R M的 lp e R MS A D 数据自刷新, 使得 D A R M中的数据可以得到保持; ● 内部具有完整的 r e解决方案,提供 3 et s 种 r e选择:a r e sf ee w t dgee et s hr e t o r t a ho r t d s, t s, c s; ● 内部具有完整的唤醒功能. 同步 P C模块包含了异步时钟动态选择电路, M 时钟动态选择电路, 时钟分频电路, 时钟门控电路, 跨时钟域电路, 既存在输入时钟, 又存在输出时钟, 是一个与时钟高度相关, 时序违例集中, 时序分析较 为复杂的电路.P C模块的时钟生成电路结构示意 M 图如图 4 所示. 系统时钟经过可配置参数的系统 P L和动态 L (有 1 ,: 1 ,:四种) 选择默 选择逻辑后分频 : 1 ,: 1 1 2 3 4 . 认的 2 分频为 C U提供时钟, P 动态选择默认的 3 分 频为高速总线提供时钟,高速总线时钟通过分频后

下一页