基于SOPC的视频编解码IP核的设计
白宗元 胡宝霞
(哈尔滨理工大学 计算机学院,黑龙江 哈尔滨 150080)
摘 要:本论文介绍视频编解码IP核在SOPC中的设计,用Verliog HDL实现其各个功能
子模块,全部调试仿真通过合并成一个模块,实现了视频信号的采集,分配,存储以及色度
空间的转换.整个模块都通过仿真实现与验证,很好的达到了系统的要求.
关键字:SOPC;视频编解码;IP核;Verilog HDL
Design of Video Codec IP Core Based on SOPC
Bai Zong-yuan, Hu Bao-xia
(Department of Computer,Harbin University of Science and Technology, Harbin 150080,China)
Abstract: How to design the Video Codec IP Core based on SOPC has been introduced. The hard-
ware parts were implemented by using Verilog HDL, and merged in a module after they were
emulated successfully. As far as the video signal be concerned, it realized the acquisition,
allocation, storage and conversion between saturation and dimension .The module was come
through and verified by emulation, and the results turn out to be good.
Keywords: SOPC ; Video Codec ; IP Core ; Verilog HDL ;
引言
基于Nios II软核的SOPC是Altera公司提出的片上可编程系统解决方案,它将CPU,
存储器,I/O接口,DSP模块以及锁相环的系统设计所必需的模块集成到一块FPGA上,构
成一个可编程的片上系统,使设计的电路在其规模,可靠性,体积,功耗,功能,上市周期,
开发周期,产品维护以及硬件升级等多方面实现最优化[1].
目前在Altera SOPC Builder下集成了包括UART,SPI,Ethernet,SDRAM,Flash,DMA
等控制器的IP核.此外,用户也可以根据系统的需要自己设计或者购买第三方厂商的IP核,
通过Avalon总线像搭积木一样方便地将其捆绑在系统上.IP 核是经过功能验证的知识产权
核,使用 IP 核有以下优势:(1)提高设计性能;(2)降低产品开发成本;(3)缩短设计周
期;(4)设计灵活性强;(5)仿真方便;(6) OpenCore Plus 支持无风险应用.
当然本论文所说的IP 核功能没有那么丰富,实际上就是一个功能验证正确的用户逻辑,
和商业应用的IP 核还有一定的差距.本文的主要工作就是通过硬件描述语言描述了视频信
号的采集,分配,存储以及色度空间的转换等逻辑,并且验证了功能的正确性.
1.视频编解码Camera_show原理
嵌入式摄像控制系统除了必要的电源电路以外,还要包括存储电路,通信电路和下载
电路等,所有的设备均与Avalon总线连接,这里主要介绍用户逻辑接口Camera_show,它
完成了模拟视频数据转化成数字视频数据并在VGA上显示的功能,主要包括模拟视频信号
的采集,分配(串并转换电路完成),存储(存储控制逻辑和片上RAM完成)和色度空间
转换.具体的功能框图如图1所示.
图1 用户逻辑Camera_show的原理框图
2.视频编解码IP 核Camera_Show设计
视频编解码IP 核主要完成的功能包含视频信号的采集,分配,存储以及色度空间的转
换.模拟视频信号经过ADV7181B 后变成了符合ITU-R656 的YUV 数字信号,但是要对YUV 信
号进行处理必须将这三路信号分开并行处理,所以需要采集分配这三路信号,这是 2.1 的

下一页