基于FPGA/CPLD芯片的数字频率计设计

Page 1

第２卷第６期　２ＯＯ２年　１１月　浙江树人大学学报　ＪＯＵＲＮＡＬＯＦＺＩＩＥＪＩＡＮＧ　ＳＨＵＲＥＮ　ＵＮＩＶＥＲＳＩＴＹ　Ｖｏ１．２。Ｎｏ．６　Ｎｏｖ．２００２　基于　ＦＰＧＡ／ＣＰＬＤ芯片的数字频率计设计　唐颖　阮文海２　（１．浙江树人大学　信息科技学院，浙江　杭州　３１００１５；２．浙江树人大学轻工与环保学院，浙江　杭州　３１００１５）　摘要：详细论述了利用　ＶＨＤＬ硬件描述语言设计，并在　ＥＤＡ（电子设计　自动化）工具的帮助下，　用大规模可编程逻辑器件　（ＦＰＧＡ／ＣＰＬＤ）实现数字频　率计的设计原理及相　关程序。特　点是　：无论　底层还是顶层文件均用　ＶＩ－ＩＤＬ语言编写，避免　了用电路　图形式设计时所引起　的毛刺现象；改变了　以往数字电路小规模多器件组合的设计方法，整个频率计设计在一块Ｆｔ￣Ａ／ＣＰＬＤ芯片上，与用　其他方法做成的频率计相比，体积更小，性能更可靠。　关键词　：数字频　率计　；电子设计　自动化；大规模　可编程逻辑　器　中图分类号　：ＴＭ９３５．１３　３　文献标识码　：Ａ　文章编号　：１６７１—２７１４（２００２）０６—００６１—０５　０　引　言　ＦＰＧＡ／ＣＰＬＤ是一种新兴的高密度大规模可　编程逻辑器件，它具有门阵列的高密度和　ＰＬＤ器　件的灵活性和易用性　，目前已成为一类主要的可　编程器件。可编程器件的最大特点是可通过软　件编程对其器件的结构和工作方式进行重构　，能　随时进行设计调整而满足产品升级。使得硬件　的设计可以如软件设计一样方便快捷　，从而改变　了传统数字系统及用单片机构成的数字系统的　设计方法、设计过程及设计观念　，使　电子设计　的　技术操作和系统构成在整体上发生了质的飞跃。　采用　ＦＩＧＡ／ＣＰＬＤ可编程器件，可利用计算　机软件的方式对目标器件进行设计　，而　以硬件的　形式实现。既定的系统功能，在设计过程中，可　根据需要随时改变器件的内部逻辑功能和管脚　的信号方式　，借助　于大规模集成的　ＦＰＧＡ／ＣＰＬＤ　和高效的设计软件　，用户不仅可通过直接对芯片　结构的设计实行多种数字逻辑系统功能，而且由　于管脚定义的灵活性，大大减轻了电路图设计和　电路板设计　的工作量及难度　，同时　，这种基于可　

下一页

文档基本属性
文档格式：	PDF
文档标题：	基于　ＦＰＧＡ／ＣＰＬＤ芯片的数字频率计设计
文档作者：
关键词：
主题：
单位：
文档创建者：	重庆维普资讯有限公司技术部
创建时间：
上次保存时间：	D:20040816071406
修订：	重庆维普资讯有限公司
点击这里显示更多文档属性
文档语言：
经理：
备注：
分类：
上次保存者：
修订次数：
编辑时间：
加密标识：
幻灯片：
段落数：
字节数：
备注：
演示格式：