第13章_ 时序逻辑电路例题解析
例13．1_ 由D触发器组成的电路如图13.1(a)所示，输入波形如图13.1 (b)所示，画出Q0，Ql的波形。
解 电路输出波形如图13.2所示，分析如下：
① t＜t 0时，A＝B＝0，FF0，FFl清0，故Q0＝Ql＝0。
② t＝tl时，时钟C的负边沿到达，因FF0的A＝1，且D0＝Ql＝1，所以Q0＝1；同时，因B＝0，Ql继续为0。
③ t＝t2时，时钟C的负边沿到达，因为此时A＝B＝1民D0＝＝1，所以t2～t3期间Q0保持1；同时，FFl的Dl＝＝0，所以Ql继续为0。
④ t＝t3时，A＝0，FF0清0，Q0＝Q1＝0。
⑤ t＝t4时，A＝0，FF0再次清”0，故t4～t6期间Q0＝0。
⑥ t≥t5时，时钟C的负边沿到达，因Dl＝＝1，B＝1，所以Ql变为1，但Q0清0。
⑦ t＝t6时，B＝0，FFl清0，Ql下跳变为0。
⑧ t＝t7时，B＝0，Ql继续为0；但A＝1，D0＝＝1，所以Q0又上跳变到1。
例13.2 分析图13.3所示电路的逻辑功能，检查电路能否自启动。假定电路初始状态为0。
解 (1) 时钟脉冲CP同时加到各触发器上，时钟方程CP0＝CP1＝CP2=CP，故为同步时序逻辑电路（时钟信号CP的表达式可省略）。
（2）写出触发器的驱动方程
___
___ K0＝1
__
__
（3）将驱动方程代入各个触发器的特性方程求出电路的状态方程：
（4）画出状态转换图，如图13.4所示。显然，这是一个四进制计数器。
（5）查自启动。电路有四个无效状态，均可回到有效循环，所以电路能够自启动。
_
例13．3_ 分析图13.5电路的逻辑功能，其中X是控制端，对X＝0和X＝1分别分析，假定电路初始状态为0。
解 从图13.5可见，X是控制端，CP是时钟脉冲输入端，无数据输入端，该时序电路属计数器。对其功能分析如下：
（1） 时钟方程CPl＝CP2＝CP，故为同步时序逻辑电路。
（2） 驱动方程为：
（3）求出电路的状态方程后，列状态转换表如表13.1所示。
(4) 由状态转换真值表可知，当X＝0时，是同步三进制加法计数器；当X＝l时，是同步三进制减法计数器。无效状态Q2Ql＝11在上述两种情况下只需一个CP就回到有效循环状态，所以电路能够自启动。该时序电路是能自启动的同步三进制可逆计数器。
例13．4 异步计数器电路如图13.6所示。分析该电路的逻辑功能，假定电路初始状态为0。
_ 解：(1) 写时钟方程。
（表示时钟下沿有效）
（2）写出驱动方程。
（3）写出状态方程