高频及光元件实验
Experimental Study on High Frequency and Optical Device
IC 编号:M25-90A-03
指导教授:刘深渊 台湾大学电机研究所教授
电话:(02)23635251*239 E-mail: lsi@cc.ee.ntu.edu.tw

设计者:唐志淳 硕士班研究生
电话:(02)23635251*328 E-mail: d7921030@ms.cc.ntu.edu.tw
中文摘要

本计划的主要目的是探讨CMOS 0.25um 1P5M 制程主动与被动元件的特性.此外,所设计的射频低杂讯放大器经由国家次微米实验中心(NDL)量测的结果为:在供应电压(Vdd)为1.0V,操作频率为5.2GHz时,输入阻抗匹配(S11)为-21dB,输出阻抗匹配(S22)为-16.4dB,正向功率增益(S21)为 –13.1dB.匹配网路已实现於晶片上,毋须任何外部匹配元件.整个电路消耗功率12mW.
Abstract
The main goal of this project is to study the characteristics of the active and passive devices in TSMC 0.25um 1P5M process. In addition, the proposed RF LNA utilizes a novel architecture to reduce power supply voltage and power consumption. The die was measured by NDL. When operation frequency is 5.2GHz and supply voltage is 1V, the measurement results are: S11 is -21dB, S22 is -16.4dB, S21 is -13.1dB with on-chip input/output matching network. The total power consumption is 12mW.

Keyword
RF, Optical devices, Low-Noise Amplifier.
二,计划缘由与目的

近年来无线通讯市场的蓬勃发展,使得体积小,功能强,价格便宜的无线通讯设备需求量遽增.CMOS制程藉由它有价格低廉且整合度高的优势,使得CMOS RF成为最热门的研究领域之一.但是,CMOS必须克服模型(model)在高频不准确及基板(substrate)耗损的问题.除此之外,如何降低功率的消耗,延长电池的使用时间也是设计的重要考量.
除了无线通讯之外,Gigabit Ethernet的兴起也带动光纤领域的快速发展.因此,我们也希望透过此次下线稍微观察一下一些主被动元件如电晶体与光二极体(Photo-diode)的特性,以方便日后的设计.
三,研究方法与成果
3.1设计原理与方法
在传统CMOS LNA的设计上,大多采用电晶体叠接(cascode)的架构[1] ,如所示 .此架构的另一特殊之处在於它使用了所谓「inductive degeneration」的输入阻抗匹配网路,在理想的状况下,最大功率传输匹配(power match)与最小杂讯指数匹配(noise match)可以同时被达到.
但此传统的架构无法在低电压下工作,如1V或更低.这项缺点在未来与数位的基频电路(base-band)整合时,势必是一大障碍.因此,我们提出一全新的架构,称为「Interleaved Couple Transformer」(ICT),使供应电压大幅降低.
3.2电路架构
基本的电路结构如所示.电感Lg, Ls负责输入阻抗匹配,而T1即为ICT,负责将讯号耦合至由M2所组成的共闸级(CG)放大器.因为interleave的结构,使得T1的自我共振频率较高,不同於Capacitively Coupled Transformer(CCT)[2] 的结构,而使它能操作在5.2GHz的高频.最后一级为共源级(CS)放大器,其目的有二:第一,提供增益,第二,提供输出阻抗匹配.输出阻抗的匹配则使用连接导线的杂散电感与PAD的杂散电容来达成.

下一页